並列計算機アーキテクチャ

科目区分:専門科目
単位数:2
講義概要:
単一プロセッサにおける命令レベル並列処理について学び、さらに、データレベル並列処理、スレッドレベル並列処理、要求レベル並列処理等と種々の並列計算機のアーキテクチャについて学ぶ。
評価方法
期末試験(約90%)と演習(約10%)により評価する。
平成29年度日程:
1.4月10日 導入、命令パイプライン
2.4月17日 命令レベル並列性(1) 静的スケジューリング
3.4月24日 命令レベル並列性(2) 分岐予測
4.5月1日 命令レベル並列性(3) 動的スケジューリング(1)
5.5月8日 命令レベル並列性(4) 動的スケジューリング(2)
6.5月15日 命令レベル並列性(5) 投機実行
7.5月22日 命令レベル並列性(6) 複数命令発行
8.5月29日 データレベル並列性(1) ベクトルプロセッサ
9.6月5日 データレベル並列性(2) SIMD拡張、GPU
10.6月12日 データレベル並列性(3) ループレベル並列性
11.6月19日 スレッドレベル並列性(1) 集中共有メモリ型マルチプロセッサ
12.6月26日 要求レベル並列性 ウエアハウススケールコンピュータ
13.7月3日 スレッドレベル並列性(2) 分散共有メモリ型マルチプロセッサ
14.7月10日 スレッドレベル並列性(3) 同期、メモリコンシステンシ
15.7月24日 期末試験
16.7月31日 期末試験解説・復習
教科書:
J. L. Hennessy and D. A. Patterson: ‘Computer Architecture − A Quantitative Approach, Sixth Edition’, Morgan Kaufmann, ISBN 978-0-12-811905-1

  第3章 

  第4章 

  第5章 

  第6章 

  付録C 

担当:
高木 直史(たかぎ なおふみ)教授
研究室:総合研究7号館3階330号室
電話: 075-753-5373
email: takagi at i.kyoto-u.ac.jp
office hour: 毎週火曜日16:30〜17:30
URL: http://www.lab3.kuis.kyoto-u.ac.jp/~ntakagi/pca.html