並列計算機アーキテクチャ

科目区分:専門科目
単位数:2
講義概要:
単一プロセッサにおける命令レベル並列処理とその限界について学び、さらに、データレベル並列処理、スレッドレベル並列処理、要求レベル並列処理等と種々の並列計算機のアーキテクチャについて学ぶ。
評価方法
期末試験(約90%)と演習(約10%)により評価する。
平成29年度日程:
1.4月14日 導入、命令パイプライン
2.4月21日 命令レベル並列性(1) 命令レベル並列性とは、静的スケジューリング
3.4月28日 命令レベル並列性(2) 分岐予測、動的スケジューリング(1)
4.5月12日 命令レベル並列性(3) 動的スケジューリング(2)
5.5月19日 命令レベル並列性(4) 動的スケジューリング(3)、投機実行
6.5月26日 命令レベル並列性(5) 複数命令発行
7.6月2日 命令レベル並列性(6) 命令レベル並列性の限界
8.6月9日 データレベル並列性(1) ベクトルプロセッサ
9.6月16日 データレベル並列性(2) SIMD拡張、GPU
10.6月13日 データレベル並列性(3) ループレベル並列性
11.6月30日 スレッドレベル並列性(1) 集中共有メモリ型マルチプロセッサ
12.7月7日 スレッドレベル並列性(2) 分散共有メモリ型マルチプロセッサ
13.7月14日 スレッドレベル並列性(3) 同期、メモリコンシステンシ
14.7月21日 ウエアハウススケールコンピュータ
15.7月28日 期末試験
16.8月4日 期末試験解説・復習
教科書:
J. L. Hennessy and D. A. Patterson: ‘Computer Architecture − A Quantitative Approach, Fifth Edition’, Morgan Kaufmann, ISBN 978-0-12-383872

  第3章 

  第4章 

  第5章 

  第6章 

担当:
高木 直史(たかぎ なおふみ)教授
研究室:総合研究7号館3階330号室
電話: 075-753-5373
email: takagi@i.kyoto-u.ac.jp
office hour: 毎週火曜日16:30〜17:30
URL: http://www.lab3.kuis.kyoto-u.ac.jp/~ntakagi/pca.html