研究業績

• 著書
• 論文
• 国際会議
• 解説論文
• 科学研究費補助金（研究代表者）
• 特許
• 表彰
• 学会活動等

著書

• 池田克夫編，柴山潔，高木直史他著：「情報工学実験」, オーム社 (1993)
• 情報処理学会編：「新版 情報ハンドブック」, 高木直史分担執筆：第２編第３章１〜３節, オーム社 (1996)
• 高木直史著：New Text 電子情報系シリーズ「論理回路」, 昭晃堂 (1997)
• T. Lang, J.-M. Muller and N. Takagi Eds.: "Proceedings of 13th Symposium on Computer Arithmetic," IEEE Computer Society, (1997).
• 稲垣康善編, 高木直史, 林照峯, 直井徹著： インターユニバーシティ「論理回路とオートマトン」, オーム社 (1998)
• 電子情報通信学会編：「エンサイクロペディア 電子情報通信ハンドブック」 第４群「信号・システム・波動」, 高木直史分担執筆：「正規表現（正則表現）」, 「有限オートマトン」, オーム社 (1999)
• Wai-kai Chen Ed.: "The VLSI Handbook," Naofumi Takagi: `Chapter 38: Adders', `Chapter 39: Multipliers', `Chapter~40: Dividers', CRC Press (with IEEE Press), (2000).
• 高木直史著：並列処理シリーズ５「算術演算のＶＬＳＩアルゴリズム」, コロナ社 (2005)

論文

• 安浦寛人, 高木直史:'並列計数法による高速ソーティング回路,' 電子通信学会論文誌, Vol. J65-D, No. 2, pp. 179-186 (1982年2月).
• H. Yasuura, N. Takagi, and S. Yajima: 'The Parallel Enumeration Sorting Scheme for VLSI,' IEEE Trans. on Computers, Vol. C-31, No. 12, pp. 1192-1201 (Dec. 1982).
• 高木直史, 安浦寛人, 矢島脩三: '冗長2進加算木を用いたVLSI向き高速乗算器,' 電子通信学会論文誌, Vol. J66-D, No. 6, pp. 683-690 (1983年6月).
• 高木直史, 安浦寛人, 矢島脩三: '冗長２進表現を利用したVLSI向き高速除算器,' 電子通信学会論文誌, Vol. J67-D, No. 4, pp. 450-457 (1984年4月).
• 高木直史, 安浦寛人, 泰間健司, 早田宏, 矢島脩三: '並列計数ソ―ティング回路の試作と評価,' 電子通信学会論文誌, Vol. J67-D, No. 5, pp. 623-624 (1984年5月).
• N. Takagi and C. K. Wong: 'A Hardware Sort-Merge System,' IBM Journal of Research and Development, Vol. 29, No. 1, pp. 49-67 (Jan. 1985).
• N. Takagi, H. Yasuura and S. Yajima: 'High-Speed VLSI Multiplication Algorithm with a Redundant Binary Addition Tree,' IEEE Trans. Computers, Vol. C-34, No. 9, pp.789-796 (Sep. 1985).
• 高木直史, 矢島脩三: '冗長２進表現を利用した開平用ハードウェアアルゴリズム,' 電子通信学会論文誌, Vol. J69-D, No. 1, pp. 1-10 (1986年1月).
• 高木直史, 矢島脩三: '冗長２進表現を利用した指数・対数関数計算用ハードウェアアルゴリズム,' 電子通信学会論文誌, Vol. J69-D, No. 1, pp. 11-20 (1986年1月).
• 高木直史, 浅田徹, 矢島脩三: '冗長２進表現を利用した正弦・余弦計算用ハードウェアアルゴリズム,' 電子通信学会論文誌, Vol. J69-D, No. 6, pp. 841-847 (1986年6月).
• Y. Harata, Y. Nakamura, H. Nagase, M. Takigawa and N. Takagi: 'A High-Speed Multiplier Using a Redundant Binary Adder Tree,' IEEE Journal of Solid-State Circuits, Vol. SC-22, No. 1, pp. 28-34 (Feb. 1987).
• 安浦寛人, 高木直史, 矢島脩三: '冗長符号化を利用した高速並列アルゴリズムについて,' 電子情報通信学会論文誌, Vol. J70-D, No. 3, pp. 525-533 (1987年3月).
• 大久保雅且, 安浦寛人, 高木直史, 矢島脩三: '連想メモリを利用したハードウェア向き単一化アルゴリズム,' 情報処理学会論文誌, Vol. 28, No. 9, pp. 915-922 (1987年9月).
• N. Takagi and S. Yajima: 'On-Line Error-Detectable High-Speed Multiplier Using Redundant Binary Representation and Three-Rail Logic,' IEEE Trans. on Computers, Vol. C-36, No. 11, pp. 1310-1317 (Nov. 1987).
• 石浦菜岐佐, 高木直史, 矢島脩三: 'ベクトル計算機上でのソーティング,' 情報処理学会論文誌, Vol. 29, No. 4, pp. 378-385 (1988年4月).
• 越智裕之, 高木直史, 矢島脩三: '共有展開に基づくベクトル計算機向き論理関数素項生成法,' 電子情報通信学会論文誌,D-I, Vol. J72-D-I, No. 9, pp. 652-659 (1989年9月).
• 高木直史, 矢島脩三: 'オンライン誤り検出可能な高速配列型除算器,' 電子情報通信学会論文誌, Vol. J73-D, No. 2, pp. 148-153 (1990年2月).
• 岡部寿男, 高木直史, 矢島脩三: '剰余数表示法を用いた初等関数計算の対数段回路アルゴリズム,' 電子情報通信学会論文誌, D-I, Vol. J73-D-I, No. 9, pp. 723-728 (1990年9月).
• 高木直史, 武永康彦, 矢島脩三: 'メモリ型並列計算モデルとその計算能力 --- スーパコンピュータへの第3のアプローチ ---,' 情報処理学会論文誌, Vol. 31, No. 11, pp. 1565-1572 (1990年11月).
• N. Takagi, T. Asada and S. Yajima: 'Redundant CORDIC Methods with a Constant Scale Factor for Sine and Cosine Computation,' IEEE Trans. Computers, Vol. 40, No. 9, pp.989-995 (Sep. 1991).
• 武永康彦, 高木直史, 矢島脩三: '連想メモリによるメモリ型並列計算モデルの計算能力,' 情報処理学会論文誌, Vol. 33, No. 4, pp. 416-422 (1992年4月).
• N. Takagi and S. Yajima: 'Modular Multiplication Hardware Algorithms with a Redundant Representation and Their Application to RSA Cryptosystem,' IEEE Trans. Computers, Vol. 41, No. 7, pp.887-891 (July 1992).
• N. Takagi: 'A Radix-4 Modular Multiplication Hardware Algorithm for Modular Exponentiation,' IEEE Trans. Computers, Vol. 41, No. 8, pp.949-956 (Aug. 1992).
• N. Takagi: 'A Modular Inversion Hardware Algorithm with a Redundant Binary Representation,' IEICE Trans. Information and Systems, Vol. E76-D, No. 8, pp. 863-869, (Aug. 1993).
• N. Takagi: 'A Multiple-Precision Modular Multiplication Algorithm with Triangle Additions,' IEICE Trans. Information and Systems, Vol. E78-D, No. 10, pp. 1313--1315, (Oct. 1995).
• N. Takagi: 'A Hardware Algorithm for Modular Division Based on the Extended Euclidean Algorithm,' IEICE Trans. Information and Systems, Vol. E79-D, No. 11, pp. 1518--1522, (Nov. 1996).
• M. Ito, N. Takagi and S. Yajima: 'Square Rooting by Iterative Multiply-Additions,' Information Processing Letters, no. 60, pp. 267--269 (Jan. 1997).
• M. Ito, N. Takagi and S. Yajima: 'Efficient Initial Approximation for Multiplicative Division and Square Root by a Multiplication with Operand Modification,' IEEE Trans. Computers, Vol.46, No. 4, pp.495--498 (Apr. 1997).
• T. Hamano, N. Takagi, S. Yajima and F. P. Preparata: 'O(n)-Depth Modular Exponentiation Circuit Algorithm,' IEEE Trans. Computers, Vol.46, No. 6, pp.701--704 (June 1997).
• N. Takagi: 'A VLSI Algorithm for Modular Division Based on the Binary GCD Algorithm,' IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, Vol. E81-A, No. 5, pp. 724--728, (May 1998).
• N. Takagi: 'Powering by a Table Look-up and a Multiplication with Operand Modification,' IEEE Trans. Computers, Vol. 47, No. 11, pp. 1216--1222, (Nov. 1998).
• N. Takagi and T. Horiyama: `A High-Speed Reduced-Size Adder under Left-to-Right Input Arrival,' IEEE Trans. Computers, Vol. 48, No. 1, pp. 76--80, (Jan. 1999).
• K. Takagi and N. Takagi: `Minimum Cut Linear Arrangement of $p-q$ Dags for VLSI Layout of Adder Trees,' IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, Vol. E82-A, No. 5, pp. 767--774, (May 1999).
• N. Takagi and S. Kuwahara: `A VLSI Algorithm for Computing the Euclidean Norm of a 3D vector,' IEEE Trans. Computers, Vol. 49, No. 10, pp. 1074--1082, (Oct. 2000).
• A. Higuchi and N. Takagi: `A Fast Addition Algorithm for Elliptic Curve Arithmetic in $GF(2^m)$ Using Projective Coordinates,' Information Processing Letters, no. 76, pp. 101--103 (Dec. 2000).
• N. Takagi, J. Yoshiki, and K. Takagi: `A Fast Algorithm for Multiplicative Inversion in $GF(2^m)$ Using Normal Basis,' IEEE Trans. Computers, Vol. 50, No. 5, pp. 394--398, (May. 2001).
• N. Takagi: `A Digit-Recurrence Algorithm for Cube Rooting,' IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, Vol. E84-A, No. 5, pp. 1309--1314, (May 2001).
• Y. Watanabe, N. Takagi, and K. Takagi: `A VLSI Algorithm for Division in GF(2^m) Based on Extended Binary GCD Algorithm,' IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, Vol. E85-A, No. 5, pp. 994--999, (May 2002).
• N. Takagi, D. Matsuoka, and K. Takagi: `Digit-Recurrence Algorithm for Computing Reciprocal Square-Root,' IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, Vol. E86-A, No. 1, pp. 221--228, (Jan. 2003).
• 熊澤文雄, 高木直史, 武内大輔, 高木一義: '浮動小数点ユークリッドノルム計算回路,' 電子情報通信学会論文誌, A, Vol. J86-A, No. 4, pp. 456-464 (2003年4月).
• N.T. Quach, N. Takagi, and M. I. Flynn: `Systematic IEEE Rounding Method for High-Speed Floating-Point Multipliers,' IEEE Trans. VLSI Systems, Vol. 12, No. 5, pp. 511--521, (May. 2004).
• M. E. Kaihara and N. Takagi: `A Hardware Algorithm for Modular Multiplication/Division,' IEEE Trans. Computers, Vol. 54, No. 1, pp. 12--21, (Jan. 2005).
• 小畑幸嗣, 高木一義, 高木直史: '2x2-Join を用いた二線式ＲＳＦＱ論理回路設計手法,' 電子情報通信学会論文誌, C, Vol. J88-C, No. 3, pp. 202-209 (2005年3月).
• M. E. Kaihara and N. Takagi: `A Hardware Algorithm for Modular Multiplication/Division Based on the Extended Euclidean Algorithm,' IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, Vol. E88-A, No. 12, pp. 3610--3617, (Dec. 2005).
• H. Kumazawa and N. Takagi: `Hardware Algorithm for Computing Reciprocal of Euclidean Norm of a 3-D Vector,' IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, Vol. E89-A, No. 6, pp. 1799--1806, (June 2006).
• K. Obata, M. Tanaka, Y. Tashiro, Y. Kamiya, N. Irie, K. Takagi, N. Takagi, A. Fujimaki, N. Yoshikawa, H. Terai and S. Yorozu: `Single-flux-quantum integer multiplier with systolic array structure,' Physica C, 445-448, pp. 1014-1019, (July, 2006).
• N. Takagi, S. Kadowaki and K. Takagi: `A Hardware Algorithm for Integer Division Using the SD2 Representation,' IEICE Transactions on Fundamental, vol. E89-A, no. 10, pp. 2874-2881, (Oct. 2006).
• K. Obata, K. Takagi and N. Takagi: `Logic Synthesis Method for Dual-Rail RSFQ Digital Circuits Using Root-Shared Binary Decision Diagrams,' IEICE Transactions on Fundamentals, vol. E90-A, no. 1, pp. 257-266, (Jan. 2007).
• K. Obata, K. Takagi and N. Takagi: `A method of sequential circuit synthesis using one-hot encoding for single-flux-quantum digital circuits,' IEICE Transactions on Electronics, vol. E90-C, no. 12, pp. 2278-2284, (Dec. 2007).
• M. E. Kaihara and N. Takagi: `Bipartite modular multiplication method,' IEEE Trans. Computers, vol. 57, no. 2, pp. 157-164, (Feb. 2008).
• N. Takagi, K. Murakami, A. Fujimaki, N. Yoshikawa, K. Inoue and H. Honda: `Proposal of a Desk-Side Supercomputer with Reconfigurable Data-Paths Using Rapid Single-Flux-Quantum Circuits,' IEICE Transactions on Electronics, vol. E91-C, no. 3, pp. 350-355, (Mar. 2008).
• 川島裕嵩, 柴田雅之, 高木直史, 高木一義： `Karatsubaアルゴリズムに基づく小面積乗算器,' 電子情報通信学会論文誌Ａ, Vol. J91-A, No. 7, pp. 707-715 (2008年7月).
• 鬼頭信貴, 高木直史： `種々の部分積加算構造をもつテスト容易な乗算器の設計,' 電子情報通信学会論文誌Ｄ, Vol. J91-D, No. 10, pp. 2478-2485 (2008年10月).
• 熊澤文雄, 高木直史： `複合算術演算の減算シフト型ハードウェアアルゴリズムの設計支援,' 電子情報通信学会論文誌Ａ, Vol. J91-A, No. 11, pp. 1026-1035 (2008年11月).
• K. Kobayashi and N. Takagi: `A combined circuit for multiplication and inversion in GF(2^m),' IEEE Trans. Circuits and Systems II, vol. 55, no. 11, pp. 1144-1148, (Nov. 2008).
• K. Obata, K. Takagi and N. Takagi: `A Clock Scheduling Algorithm for High-Throughput RSFQ Digital Circuits,' IEICE Transactions on Fundamentals, vol. E91-A, no. 12, pp. 3772-3782, (Dec. 2008).
• 鬼頭信貴, 高木直史： `けた上げ保存加算器で構成された部分積加算部をもつ乗算器のテスト,' 電子情報通信学会論文誌Ｄ, Vol. J92-D, No. 7, pp. 994-1002 (2009年7月).
• K. Kobayashi and N. Takagi: `Fast Hardware Algorithm for Division in GF(2^m) Based on the Extended Euclid's Algorithm With Parallelization of Modular Reductions,' IEEE Trans. Circuits and Systems II, vol. 56, no. 8, pp. 644-648, (Aug. 2009).
• S. Nagasawa, T. Satoh, K. Hinode, Y. Kitagawa, M. Hidaka, H. Akaike, A. Fujimaki, K. Takagi, N.Takagi, and N. Yoshikawa: `New Nb multi-layer fabrication process for large-scale SFQ circuits,' Physica C, 469, pp. 1578-1584, (Aug. 2009).
• H. Akaike, M. Tanaka, K. Takagi, I. Kataeva, R. Kasagi, A. Fujimaki, K. Takagi, M. Igarashi, H. Park, Y. Yamanashi, N. Yoshikawa, K. Fujiwara, S. Nagasawa, M. Hidaka, and N. Takagi: `Design of single flux quantum cells for 10-Nb-layer process,' Physica C, 469, pp. 1670-1673, (Aug. 2009).

国際会議

• Y. Harata, Y. Nakamura, H. Nagase, M. Takigawa and N. Takagi: 'High Speed Multiplier Using Redundant Binary Adder Tree,' Proc. of the IEEE Intern. Conf. on Computer Design ICCD'84, pp. 165-170 (Oct. 1984).
• N. Takagi and S. Yajima: 'On-Line Error-Detectable High-Speed Multiplier with a Redundant Binary Adder Tree,' Proc. of the Intern. Symp. on Circuits and Systems - ISCAS-85, pp. 1321-1324 (May 1985).
• S. Kuninobu, T. Nishiyama, H. Edamatu, T. Taniguchi and N. Takagi: 'Design of High Speed MOS Multiplier and Divider Using Redundant Binary Representation,' Proc. of the IEEE 8th Symp. on Computer Arithmetic, pp. 80-86 (May 1987).
• N. Takagi, H. Ochi and S. Yajima: 'Vector Algorithms for Generating Prime Implicants of Logic Functions,' Proc. of the 3rd Intern. Conf. on Supercomputing, Vol. 3, pp. 281-287 (May 1988).
• N. Takagi and S. Yajima: 'An On-Line Error-Detectable Array Divider with a Redundant Binary Representation and a Residue Code,' Proc. of the 18th Intern. Symp. on Fault-Tolerant Computing, pp. 174-179 (June 1988).
• N. Takagi: 'A Radix-4 Modular Multiplication Hardware Algorithm Efficient for Iterative Modular Multiplications,' Proc. of the IEEE 10th Symp. on Computer Arithmetic, pp. 35-42 (June 1991).
• N. Takagi: 'Arithmetic Unit Based on a High-Speed Multiplier with a Redundant Binary Addition Tree,' Proc. of SPIE vol. 1566, `Advanced Signal Processing Algorithms, Architectures, and Implementations II', pp. 244-251 (July 1991).
• N. Takagi: 'A Modular Multiplication Algorithm with Triangle Additions,' Proc. of the IEEE 11th Symp. on Computer Arithmetic, pp. 272-276 (June 1993).
• M. Ito, N. Takagi and S. Yajima: 'Efficient Initial Approximation and Fast Converging Algorithms for Division and Square Root,' Proc. of the IEEE 12th Symp. on Computer Arithmetic, pp. 2-9 (July 1995).
• H. Hassler and N. Takagi: 'Function Evaluation by Table Look-up and Addition,' Proc. of the IEEE 12th Symp. on Computer Arithmetic, pp. 10-16 (July 1995).
• T. Hamano, N. Takagi, S. Yajima and F. P. Preparata: 'O(n)-Depth Circuit Algorithm for Modular Exponentiation,' Proc. of the IEEE 12th Symp. on Computer Arithmetic, pp. 188-192 (July 1995).
• N. Takagi: 'Generating a Power of an Operand by a Table Look-up and a Multiplication,' Proc. of the IEEE 13th Symp. on Computer Arithmetic, pp. 126-131 (July 1997).
• N. Takagi and S. Kuwahara: `Digit-Recurrence Algorithm for Computing Euclidean Norm of a 3-D Vector,' Proc. of the 14th IEEE Symp. on Computer Arithmetic, pp. 86--93 (Apr. 1999).
• N. Takagi: `A Hardware Algorithm for Computing Reciprocal Square Root,' Proc. of the 15th IEEE Symp. on Computer Arithmetic, pp. 94--100 (June 2001).
• K. Nakamura, N. Murakami, K. Takagi and N. Takagi: `A Real-Time Lipreading LSI for Word Recognition,' Proc. of 2002 IEEE Asia-Pacific Conference on ASIC, pp. 303--306 (Aug. 2002).
• M. E. Kaihara and N. Takagi: `A VLSI Algorithm for Modular Multiplication/Division,' Proc. of the 16th IEEE Symp. on Computer Arithmetic, pp. 220--227 (June 2003).
• K. Nakamura, Y. Sawada, K. Takagi and N. Takagi: `A Memory Efficient Scalable VLSI Architecture for Output Probability Computations of HMM-based Recognition Systems,' Proc. of 2004 Iternational SoC Design Conference, pp. 109--112 (Oct. 2004).
• N. Takagi, S. Kadowaki, and K. Takagi: `A Hardware Algorithm for Integer Division,' Proc. of the 17th IEEE Symp. on Computer Arithmetic, pp. 140--146 (June 2005).
• M. E. Kaihara and N. Takagi: `Bipartite Modular Multiplication,' LNCS 3659. Cryptographic Hardware and Embedded Systems -CHES 2005, pp. 201--210, Springer (Sept. 2005).
• K. Obata, M. Tanaka, Y. Tashiro, K. Kamiya, N. Irie, K. Takagi N. Takagi, A. Fujimaki, N. Yoshikawa, H. Terai, and S. Yorozu: 'Single-Flux-Quantum Integer Multiplier with Systolic Array Structure,' Abs. of 18th International Symp. on Superconductivity, p. 149 (Oct. 2005).

  解説論文

  • 高木直史, 矢島脩三: '算術演算のハードウェアアルゴリズム', 情報処理, Vol. 26, No. 6, pp. 632--639 (1985年6月).
  • 高木直史: '算術演算回路のアルゴリズム -- １. 加算回路のアルゴリズム', 情報処理, Vol. 37, No. 1, pp. 80--85 (1996年1月).
  • 高木直史: '算術演算回路のアルゴリズム -- ２. 乗算回路のアルゴリズム', 情報処理, Vol. 37, No. 2, pp. 174--180 (1996年2月).
  • 高木直史: '算術演算回路のアルゴリズム -- ３. 除算回路のアルゴリズム', 情報処理, Vol. 37, No. 3, pp. 280--286 (1996年3月).
  • 高木直史: '算術演算回路のアルゴリズム -- ４. 初等関数計算回路のアルゴリズム', 情報処理, Vol. 37, No. 4, pp. 362--368 (1996年4月).
  • 高木直史: '算術演算回路のアルゴリズム -- ５. 剰余表現と初等関数計算の対数段回路のアルゴリズム', 情報処理, Vol. 37, No. 5, pp. 455--460 (1996年5月).
  • 高木 直史： NETs連載講座「システムLSIを差異化するハードウエア・アルゴリズム論・ 第１回 -- 集積するIPコア ブラック・ボックス化の盲点」， 日経エレクトロニクス，No. 729，pp. 251--252，(1998年11月)
  • 高木 直史： NETs連載講座「システムLSIを差異化するハードウエア・アルゴリズム論・ 第２回 -- 演算器開発の原点である加算器 ケタ上げを工夫して並列化」， 日経エレクトロニクス，No. 730，pp. 229--230，(1998年11月)
  • 高木 直史： NETs連載講座「システムLSIを差異化するハードウエア・アルゴリズム論・ 第３回 -- 数の表現を工夫して乗算器の高速化と構造の単純化を両立」， 日経エレクトロニクス，No. 731，pp. 183--184，(1998年11月)
  • 高木 直史： NETs連載講座「システムLSIを差異化するハードウエア・アルゴリズム論・ 第４回 -- 乗算や加算向けの手法を除算と初等関数の計算に応用」， 日経エレクトロニクス，No. 732，pp. 237--238，(1998年12月)
  • 高木 直史： NETs連載講座「システムLSIを差異化するハードウエア・アルゴリズム論・ 第５回 -- 規則正しい回路構造の採用をアルゴリズム開発の前提条件に」， 日経エレクトロニクス，No. 733，pp. 215--216，(1999年1月)

  科学研究費補助金（研究代表者）

  • 昭和60年度、奨励研究(A) 「算術演算用高速ハードウェアアルゴリズムの研究」
  • 昭和62年度、奨励研究(A) 「論理式のグラフ表現を利用した論理設計支援用記号シミュレータの研究」
  • 昭和63年度、奨励研究(A) 「論理設計支援用ハードウェアアルゴリズムの研究」
  • 平成元年度、奨励研究(A) 「機能メモリに基づく並列計算機構と計算複雑さに関する研究」
  • 平成３年度、奨励研究(A) 「冗長表現を用いた剰余系演算用ハードウェアアルゴリズムの研究」
  • 平成４年度、奨励研究(A) 「中間結果の符号変換による高速算術演算ユニットの研究」
  • 平成５年度、奨励研究(A) 「冗長表現を用いた高速演算回路の自動合成に関する研究」
  • 平成６年度、奨励研究(A) 「論理回路のレイアウト複雑さに関する研究」
  • 平成７年度、奨励研究(A) 「剰余系演算用高速アルゴリズムに関する研究」
  • 平成８年度〜９年度、基盤研究(C)(2) 「高速ディジタル信号処理のための複合算術演算回路に関する研究」
  • 平成10年度〜12年度、基盤研究(C)(2) 「高機能演算回路のためのハードウェアアルゴリズムに関する研究」
  • 平成14年度〜16年度、基盤研究(B)(2) 「有限体上の諸演算のためのハードウェアアルゴリズムに関する研究」
  • 平成16年度〜19年度、特定領域研究「新世代の計算限界 -その解明と打破-」 「ハードウェアアルゴリズムの性能評価に関する研究」

  特許

  • 特許番号：1425871、「並列係数ソーティング回路」、 発明者：安浦寛人、高木直史
  • 特許番号：1881087、「演算処理装置」、 発明者：高木直史、他
  • 特許番号：1923421、「演算処理装置」、 発明者：高木直史
  • 特許番号：1820332、「演算処理装置」、 発明者：高木直史、他
  • 特許番号：1881091、「演算処理装置」、 発明者：高木直史、他
  • 特許番号：1870979、「演算処理装置および演算処理方法」、 発明者：高木直史
  • 特許番号：1873583、「演算処理装置」、 発明者：高木直史、他
  • 特許番号：1928467、「演算処理装置」、 発明者：高木直史、他
  • 出願番号：S62-135069、「加算装置」、 発明者：高木直史、他
  • （アメリカ合衆国）特許番号：4866655、「演算処理装置」、 発明者：高木直史、他
  • （アメリカ合衆国）特許番号：4864528、「演算処理装置」、 発明者：高木直史、他
  • （アメリカ合衆国）特許番号：4866657、「演算処理装置」、 発明者：高木直史、他
  • （アメリカ合衆国）特許番号：4868777、「演算処理装置」、 発明者：高木直史、他
  • （アメリカ合衆国）特許番号：5153847、「演算処理装置」、 発明者：高木直史、他
  • （アメリカ合衆国）特許番号：5206825、「演算処理装置」、 発明者：高木直史、他
  • （アメリカ合衆国）出願番号：07/199318、「演算処理装置」、 発明者：高木直史、他

  表彰

  • IEEE International Conference on Computer Design (ICCD'84) Outstanding Paper Award 受賞 (1984年11月)
  • 電子情報通信学会 1987年度論文賞 受賞 (1988年５月)
  • 情報処理学会 1988年度論文賞 受賞 (1989年５月)
  • 電子情報通信学会 第６回(平成２年度)篠原記念学術奨励賞 受賞 (1991年３月)
  • 第９回 電気通信普及財団 テレコムシステム技術賞 奨励賞 受賞 (1994年３月)
  • 情報処理学会 第３回（平成６年度）坂井記念特別賞 受賞 (1995年５月)
  • 第９回 日本ＩＢＭ科学賞 受賞 (1995年11月)
  • 平成17年度科学技術分野の文部科学大臣表彰 研究部門 受賞 (2005年４月)

  学会活動等

  • 電子情報通信学会、情報処理学会、ＩＥＥＥ各会員
  • 9th IEEE Symposium on Computer Arithmetic (ARITH9) プログラム委員 (1988年〜89年)
  • 10th IEEE Symposium on Computer Arithmetic (ARITH10) プログラム委員 (1990年〜91年)
  • 1st Asian Test Symposium (ATS-92) プログラム委員 (1991年〜92年)
  • 電子情報通信学会 学会誌編集委員 (1991年〜94年)
  • 11th IEEE Symposium on Computer Arithmetic (ARITH11) アジア太平洋地区委員長 (1992年〜93年)
  • 情報処理学会 アルゴリズム研究会 連絡委員 (1993年〜96年)
  • 電子情報通信学会 コンピュテーション専門委員会委員 (1994年〜1999年)
  • 12th IEEE Symposium on Computer Arithmetic (ARITH12) プログラム委員 (1994年〜95年)
  • IEEE Symposium on Computer Arithmetic 運営委員 (1995年〜)
  • 13th IEEE Symposium on Computer Arithmetic (ARITH13) プログラム委員会 Co-Chair (1996年〜97年)
  • 電子情報通信学会 情報・システムソサエティ運営委員会庶務幹事 (1996年〜97)
  • 6th Asian Test Symposium (ATS-97) プログラム委員 (1996年〜97年)
  • IEEE Transactions on Computers 編集委員 (1996年〜2000年)
  • 情報処理学会 東海支部幹事 (1997年〜99年)
  • 電気関係学会東海支部連合大会実行委員会幹事 (1997年)
  • 電気関係学会東海支部連合大会実行委員会幹事 (1998年)
  • 情報処理学会第57回全国大会現地実行委員 (1998年)
  • 14th IEEE Symposium on Computer Arithmetic (ARITH14) プログラム委員 (1998年〜99年)
  • The Australasian Computer Systems Architecture Conference (ACSAC) 2001 プログラム委員 (2000年〜01年)
  • 15th IEEE Symposium on Computer Arithmetic (ARITH15) プログラム委員 (2000年〜01年)
  • 情報処理学会 システムLSI設計技術研究会 運営委員 (2000年〜2004年)
  • 10th Asian Test Symposium (ATS'01) プログラム委員 (2001年)
  • 11th Asian Test Symposium (ATS'02) プログラム委員 (2002年)
  • 16th IEEE Symposium on Computer Arithmetic (ARITH16) プログラム委員 (2002年〜03年)
  • 情報処理学会 東海支部 評議員 (2003年〜05年)
  • 17th IEEE Symposium on Computer Arithmetic (ARITH17) プログラム委員 (2004年〜05年)
  • 電子情報通信学会 ELEX編集委員 (2004年〜07年)
  • 電子情報通信学会 東海支部 評議員 (2005年〜2007年)
  • 電子情報通信学会 評議員 (2006年〜2007年)
  • 18th IEEE Symposium on Computer Arithmetic (ARITH18) プログラム委員 (2006年〜07年)
  • 電子情報通信学会 東海支部 学生会顧問 (2007年〜)
  • 19th IEEE Symposium on Computer Arithmetic (ARITH19) プログラム委員 (2008年〜09年)